| | | |
| | | 快速确认当前在哪个项目或模块目录下,避免路径混淆。 |
| | -l (长列表), -a (显示隐藏文件), -t (按时间排序), -h (人类可读大小) | ls -ltr 查看目录下最新修改的文件(如log、report);ls -lh *.v 查看所有Verilog文件及其大小。 |
| | .. (上级目录), ~ (家目录), - (返回上一个目录) | 在 src/rtl、sim/、syn/、layout/ 等不同工作目录间快速跳转。 |
| | | mkdir -p project/{src/rtl, sim/tb, syn/script} 一键创建标准项目目录结构。 |
| | -r (递归删除目录), -f (强制删除), -i (交互式确认) | 慎用! rm -rf ./tmp/ 清理临时文件;rm -i *.log 交互式删除日志,防止误删重要结果。 |
| | -r (递归复制目录), -p (保留属性), -u (仅更新) | cp -r golden_design/ new_experiment/ 复制一个完整设计版本进行新实验。 |
| | | mv old_module.v new_module.v 重命名设计文件;mv *.sv ../tb/ 将SystemVerilog文件移动到测试平台目录。 |
| | -name (按名称), -type (按类型), -mtime (按修改时间), -exec (对结果执行命令) | find . -name "*.sdf" -type f 查找当前目录下所有SDF延时文件;find . -name "*.log" -mtime +7 -exec rm {} \; 删除7天前的日志文件。 |
| | | tree -L 2 -I “*.log|*.vcd” 快速查看项目顶层结构,过滤掉日志和波形文件,便于了解整体布局。 |