当前位置：首页>python>用Python提取Verilog网表层次和实例化关系

用Python提取Verilog网表层次和实例化关系

2026-02-18 23:54:34

在《用Python写一个stdcell library的parser》中提到用标志位限定正则范围的方法其实很通用。我们知道Verilog网表文件很大，小的也有几十M、几百M，但Verilog网表没有形为级描述，只剩下stdcell和macro的实例化。

Verilog是由一个个module组成的，下面是其中一个module在网表中的样子，我只需要提取module名字、实例化关系。

modulerst_filter (    ...);    端口声明...     wire定义...   FUBS7T rst_n_ext_sync1_reg (.D(rst_n_ext),       .Q(rst_n_ext_sync1),       .T(clk));   FUBS7T rst_n_ext_sync2_reg (.D(rst_n_ext_sync1),       .Q(rst_n_ext_sync2),       .T(clk));   FUDS7T low_filter_cnt_reg_0_ (.D(n39),       .Q(low_filter_cnt[0]),       .R(por),       .T(clk));   V01S7T U3 (.A(low_filter_cnt[6]),       .Y(n9));   V01S7T U4 (.A(low_filter_cnt[4]),       .Y(n15));   AN3S7T U5 (.A(low_filter_cnt[0]),       .B(low_filter_cnt[1]),       .C(low_filter_cnt[2]),       .Y(n41));   N02S7T U6 (.A(n41),       .B(low_filter_cnt[3]),       .Y(n17));   R02S7T U7 (.A(n15),       .B(n17),       .Y(n13));   //...endmodule

来观察规律：

模块名的规律：module xxx (
实例化的规律：xxx yyy (

所以写正则还是比较简单的。

defread_vlog_netlist(vlog_file):vlog_lines = open(vlog_file, 'r').readlines()    #get inst treemodule_start = 0modules = {}forline in vlog_lines:module_start_m = re.search('module\s+(\w+)', line)inst_m         = re.search('\s+(\w+)\s+(\w+)\s*\(', line)module_end_m   = re.search('endmodule', line)ifmodule_start_m:module_start = 1module = {}module_name = module_start_m.group(1)module['module_name'] = module_nameinsts = {}module['insts'] = instsmodules[module_name] = module            ifmodule_end_m:module_start = 0ifinst_m:module_name = inst_m.group(1)inst_name = inst_m.group(2)insts[inst_name] = module_namereturnmodules

数据存储结构：

modules = {    "module1": {        "module_name": module1,        "module_inst": {            "inst1": "stdcell1",            "inst2": "stdcell2",            ...        }    }    "module2": {        ...    }    "module3": {        ...    }}

测试一下：

import netlistparser as nlmodules = nl.read_vlog_netlist("digital_pr.v")print(json.dumps(modules, indent=4))

结果输出如下，是不是效果还不错！

{"spr_1": {"module_name": "spr_1","insts": {"spr_gate806": "V01S7T","spr_gate805": "V01S7T","spr_gate804": "V01S7T","spr_gate803": "V01S7T","spr_gate802": "V01S7T",            ...        }    },    "gclk_3": {"module_name": "gclk_3","insts": {"icg": "TLATNTSCAL7T"        }    },    "rst_filter": {"module_name": "rst_filter","insts": {"rst_n_ext_sync1_reg": "FUBS7T","rst_n_ext_sync2_reg": "FUBS7T","low_filter_cnt_reg_0_": "FUDS7T","low_filter_cnt_reg_9_": "FUDS7T",            ...        }    },    ...}